信號完整性對EDA工具的挑戰
自從1958年研制成功第一塊集成電路以來，經過40多年，集成電路的特征尺寸先后從最初的10μm縮小到5μm、1μm、0.5μm，1997前后進入深亞微米階段（DSM），并向超深亞微米（VDSM）和納米級推進。目前，DSM工藝和VDSM工藝已經成為當前主流生產技術，然而飛速發展的工藝技術給我們帶來巨大利益的同時，也使IC設計的復雜度日益增加，IC設計正面臨著信號完整性問題這一前所未有的挑戰，與此相關，如何有效地分析信號完整性成為EDA工具的瓶頸。
信號完整性概念
在介紹信號完整性概念前，我們先看一個在IC中常見的簡單電路，如圖1（a）所示，該電路為端接邏輯門兩根互連線系統。在通常的情況下，電路設計師一般認為兩根互連線的信號互不干擾，信號都能按理想的情況傳送到輸出端。然而進入VDSM階段后，如果繼續按照前面的思想進行IC設計，則設計出的芯片往往會出現功能紊亂、指標降低或者成品率極低的問題。事實上，我們在VDSM條件下用EDA工具對該電路進行仿真，并假設互連線1傳送頻率為1GHz的周期信號，而互連線2保持靜態（即0電位），結果在圖中的C節點和D節點得到的波形如圖1（b）所示。該結果也許會使我們大吃一驚，它與想象中的結果差異很大。從圖中可以發現，互連線2明顯受到了互連線1的干擾，從而導致在互連線2上出現了噪聲電壓，嚴重時將使反相器等邏輯門產生錯誤的翻轉，從而導致邏輯錯誤問題。這種情況的出現我們就稱之為信號完整性問題。
圖1 一個簡單的電路
信號完整性(Signal Integrity)顧名思義是指信號通過傳播路徑后能否保持完整性，其較精確的定義是指信號在電路中以正確的時序和電壓做出響應的能力。如果電路中信號能夠以要求的時序、持續時間和電壓幅度到達輸出端，則該電路具有較好的信號完整性。反之，當信號不能正常響應時，就出現了信號完整性問題。在集成電路發展初期，由于電路工作頻率較低，制造工藝較簡單，IC設計具有成品率高、設計流程相對簡單的特點，因此遠未受到信號完整性問題的困擾。隨著IC制造工藝的飛速發展，特別是進入VDSM工藝后，器件及金屬互連線尺寸及間距的迅速縮小，給IC設計帶來了一系列影響――互連線電阻的增大，線間耦合電容和耦合電感作用的增強，高的電流密度及更低的電源電壓等，這些因素直接作用的結果即引發嚴重的信號完整性問題，從而導致IC性能變差，功能紊亂，成品率和可靠性顯著降低的惡果。
IC中信號完整性問題
IC發展進入VDSM階段后，由互連線引起的互連效應（主要包括串擾和時延）、IRdrop、電遷移成為影響信號完整性的主導因素，這些因素相互作用，構成了對IC設計的巨大挑戰。
互連效應
互連效應包括的范圍較為廣，通常包括串擾、時延、反射、過沖、下沖等，而這些因素又相互影響，交叉發生作用，例如在串擾電壓分析中，出現的過沖和下沖就是一個很好的例子（見后面的分析）。本文就IC中最主要的串擾和時延的影響進行討論。
串擾
一個信號在傳輸通道上（通常稱為干擾線，Aggressor Line）傳輸時，因電磁耦合而對相鄰的互連線產生影響，被干擾線（Victim Line）表現為被注入了一定的耦合電壓和耦合電流，這就是串擾。一般來說，串擾是通過兩種途徑產生的：電容耦合、電感耦合。電容耦合是由于干擾源上的電壓變化在被干擾對象上引起感應電流從而導致的電磁干擾，而感性耦合則是由于干擾源上的電流變化產生的磁場在被干擾對象上引起感應電壓從而導致的電磁干擾。在早期IC設計中，串擾分析通常只考慮電容耦合的作用，但進入VDSM后，互連線尺寸和間距的大幅度減少，耦合電感引起的串擾起著越來越不可忽視的作用，甚至超過了耦合電容引起的串擾。
前面圖1介紹的情況即是耦合作用引起的串擾的結果。下面以圖2所示的三根線系統為例，繼續說明幾種典型的影響串擾的情況，仿真所采用軟件為Synopsys公司的HSPICE。
圖2 三根線系統
1．電流流向對串擾的影響。 串擾是與方向有關的，這里我們做了兩種情況的信號仿真來分析。第一種情況是干擾線1和干擾線2電流流向相同，第二種情況是干擾線1和干擾線2電流流向相反，并假設干擾線的信號頻率均為1GHz。圖3給出了近端（節點C）和遠端（節點D）的串擾波形。
圖3 電流方向對串擾的影響
從上圖3中可以發現，電流同向時遠端串擾大于電流反向的遠端串擾，但對于近端情況卻恰恰相反。同時，無論是電流反向還是電流同向，遠端串擾都遠遠大于近端串擾，因此在設計中需要綜合考慮這些因素。
2．互連線間距和長度對串擾大小的影響。 在假設三根互連線具有相同長度和間距的條件下，我們通過長度和間距來分別分析串擾的變化。表1和表2給出了不同長度和間距并且電流為同向時，干擾線遠端和近端串擾的峰值。 
由表可知，串擾電壓的大小與兩線的間距成反比，而與兩線的平行長度成正比。在實際IC設計中進行布線時，當布線空間較小或布線密度較大時，應慎重對待信號線之間的串擾問題，因為高頻信號線對與其相鄰的信號線的串擾可能會導致門級的誤觸發，而這樣的問題在電路調試的過程中是很難被輕易發現并妥善解決的。因此，在布線資源允許的條件下，應盡可能地拉開線間距并減小兩根或多根信號線的平行長度，這樣可以有效地抑制串擾。
3．干擾源信號頻率及上升時間對串擾的影響。 同2情況類似，我們改變信號的頻率和上升時間來分析串擾的變化。表3給出了在不同信號頻率下遠端和近端串擾的峰值變化。圖4則給出了在信號頻率為1GHz時不同上升時間（從0.01nS至0.2nS）的串擾波形圖。 
由表3可見，在IC中，信號頻率對串擾有著很大影響，并隨著信號頻率的增加，串擾也相應變大。同時在圖4中可以知道，信號的上升/下降時間或邊沿變化（上升沿和下降沿）對串擾的影響也很大，邊沿變化越快，串擾越大。由于在VDSM IC設計中，具有快速上升時間的器件應用越來越廣泛，因此對于這類器件，即使其信號頻率不高，在布線時也應認真對待以防止過大的串擾產生。
圖4 不同上升時間時遠端和近端的串擾波形
時延
在IC中，信號的延遲分兩類：門延遲和互連線延遲。門延遲隨器件特征尺寸的縮小而不斷減小，而互連線延遲卻相應增加。進入VDSM工藝后，互連線的延遲超過門延遲而成為主導IC時延的主要因素。在VDSM IC中，互連延遲直接決定了時鐘頻率的上限,而時鐘頻率決定了芯片的總體性能(周期時間、存取時間、每秒執行的指令)，因為不論芯片的開關速度有多快，晶體管在改變狀態之前必須等待下一個時鐘周期的到來。因此，對互連線延遲的分析在VDSM IC電路設計中具有十分重要的意義。
互連延遲的產生主要有兩個方面：一是因為電路時鐘頻率的提升，信號的波長進入毫米或者微米級，從而可以與互連線長度相比擬，因此信號通過一定長度的連線需要消耗幾個周期的時間，從而產生時延，該時延稱為傳播時延。二是由于互連線間的電容耦合和電感耦合作用而產生延遲，稱做串擾延遲（Crosstalk-Induced Delay）。電容和電感耦合作用的結果不僅在被干擾線上產生前面所介紹的串擾電壓，而且還會導致被干擾線的延遲增加。這從下面的例子可以體現出來，它同時也說明互連效應的各種方面是相互作用的。
如圖5（a）所示的兩根線系統中，干擾線和被干擾線上的信號分別朝著相反的方向變化。當兩線之間不存在電容和電感耦合作用的時候，很明顯被干擾線上的信號將如圖（b）中虛線所示，即僅僅產生傳播時延，同時信號不會失真。但是實際電路中，兩線間往往存在耦合電容Cc和耦合電感M的作用，因此被干擾線上的信號產生失真，并出現一個較大的延時。該延遲就是串擾延遲，它可能導致時序不收斂問題。
圖5 串擾時延示意圖
因此，為了有效地仿真和分析互連效應引起的信號完整性問題，我們需要在EDA軟件中建立精確的互連線模型。而遺憾的是，雖然EDA工具已日趨成熟，但我們仍缺乏高精度而又高效率的互連模型及互連線網快速模擬算法。
電壓降IRdrop
IRdrop是指出現在IC中電源和地網絡上電壓下降的一種現象。IC通常會假設在芯片內的電源為理想電源，它能在瞬間給芯片上的所有門單元(也包括宏單元)提供足夠大的電流從而使芯片上的電壓保持為統一的值。實際上，由于金屬連線的寬度越來越窄，導致它的電阻值上升，所以在整個芯片范圍內將存在一定的IRdrop。圖6是一個典型的電源/地線網絡結構。其中，Vpow是芯片的供電電源，它通過VDD Pad和VSS Pad將芯片工作所需的電壓送到芯片內部。電源網絡VDD由電阻R11～R14組成，地線網絡VSS由R21～R24組成。G1～G4是構成芯片的邏輯單元。為簡化計算，以往我們在進行電路設計和分析時，往往會忽略電源/地線網絡上的電阻，即假定R11～R14、 R21～R24的電阻值均為零歐姆，從而得出各邏輯單元G1～G4的供電電壓均為理想的VDD。同樣，地線電壓也是理想值VSS。但實際上，電源網絡上的電阻是非零的。根據歐姆定律，當有電流I流過電阻R時，就會產生電壓降V=IR，這就是IRdrop這一術語的由來。
圖6 典型的電源網絡
相關研究指出，當IRdrop較小時會引發時延問題，電源網絡上5%的IRdrop會使得相關路徑上的時延增加15%，這很有可能發生時延不收斂問題。而較大的IRdrop將會導致電路的功能錯亂。進行IRdrop分析的重要性由此可見一斑。
但是，目前現有的EDA工具在進行IRdrop分析時存在一個普遍性的問題，即進行時鐘樹綜合時大都以零偏差為目標。在零偏差目標分析中，往往會使得許多晶體管進行同步開關切換。而同步切換對電源網格的影響是非常大的，會導致很大的瞬時IRdrop。此外，為減少路徑時延， EDA工具傾向于使各邏輯單元在時鐘信號的有效沿到來后的盡可能短的時間內完成邏輯切換，這就使芯片中的大多數管子都集中工作在時鐘信號的有效觸發沿處，從而產生很大的IRdrop。因此如何在進行其他分析的同時進行IRdrop分析成為了EDA工具的一大挑戰。
電遷移
在金屬線中，電流是通過電子的不斷流動來傳導的。電子在流動中不斷地撞擊原子，當電流密度達到一定值并持續一定時間后，會使金屬原子的位置發生改變，這種現象稱之為電遷移。隨著深亞微米IC芯片功耗的不斷增長以及工作電壓的持續降低，信號線和電源/地網絡中傳送的電流越來越大，與此同時，金屬連線的寬度卻在不斷減小，因而導致金屬連線上的電流密度變得越來越大。在VDSM芯片中，最大的電流密度經常會達到甚至超過1毫安/微米，由此而引起的電遷移現象變得越來越嚴重。
電遷移常常表現在經過一段時間后芯片有時序或功能性的錯誤。如果芯片中的某一根連線是惟一的，那么當發生電遷移問題以后，會導致整個芯片的功能失效。如果一些連線本來就有冗余設計的考慮，例如電源網絡，當發生電遷移問題后，其中的一部分連線會斷開，而其他部分的連線就會承受較大的IRdrop問題。如果因為電遷移而導致了線路間的短路，那就是整個芯片的失效。
總 結
在IC設計中如何有效地進行信號完整性分析是EDA工具的一大挑戰，也是國際上學術界、工業界研究的熱點。就國內EDA技術來說，雖然我國在上世紀80年代中期即組織攻關，90年代初開發了第一個具有自主知識產權的大規模集成電路設計軟件包――熊貓CAD軟件工具，使我國成為繼美、日等國之后能獨立開發大型ICCAD軟件系統的少數幾個國家之一。但畢竟受人力財力投入所限，EDA一直是我國IC產業的軟肋。在國際上，EDA市場完全被幾家大型公司所壟斷，他們分別是Synopsys、Cadence、Mentor和Magma等公司。針對VDSM的信號完整性問題，他們也各自推出了自己的解決方法，例如Synopsys推出的Galaxy Design Platform、Cadence推出的Encounter平臺、Magma推出的Blast Chip及Blast Fusion and Blast Noise等，這些工具均適用于VDSM下的信號完整性分析，但同時又存在各自的缺陷。在一個完整的IC設計中，為了達到一次設計成品率高、設計周期短、性能穩定等目的，我們需要綜合每個公司工具的優點而不是一個公司的工具來進行設計，這也是一些IC設計公司通常采用的策略。因此，目前的EDA現狀告訴我們，對VDSM下信號完整性分析還不完善，我們需要利用不同工具進行設計，缺乏一個強有力的完整的設計工具，同時隨著IC設計進入納米級，信號完整性問題的影響將進一步加劇，由此可見，EDA工具的發展任重而道遠。
上一篇：返回列表
下一篇 板級設計中控制共模輻射EMI的主要步驟
溫馨提示：
凡在本公司進行電路板克隆業務的客戶，必須有合法的PCB設計版權來源聲明，以保護原創PCB設計版權所有者的合法權益；